

¡Dos posiciones abiertas en la Ciudad de San Juan!

Estadías de investigación en Radio Definida por Software, SoC y Comunicaciones Satelitales

Proyecto CHALÚ-X · LED&T — Área Sistemas Digitales — DEA — Facultad de Ingeniería — UNSJ

Si trabajás en comunicaciones digitales, FPGA, sistemas embebidos o SDR y querés pasar entre 2 y 4 meses haciendo ingeniería satelital de verdad, esto es para vos.

El Laboratorio de Electrónica Digital y Telecomunicaciones (LED&T), ubicado en el centro de la Ciudad Capital de San Juan, convoca a doctorandos y posdoctorandos para sumarse al equipo de desarrollo del módulo CHALÚ-X: el primer módem satelital argentino de alta tasa para CubeSats, con downlink en Banda S a 10 Mbps, codificación LDPC/DVB-S2 y enlace adaptativo cross-band S/UHF.

CHALÚ-X es un PDTS aprobado (UNSJ/SECyTI, 2025), con el Instituto Argentino de Radioastronomía (IAR/CONICET) como adoptante tecnológico. La meta es TRL 5 demostrado en instalaciones del IAR. Es el proyecto insignia del LED&T.

El equipo que te va a acompañar

La estadía cuenta con la conducción de tres doctores-ingenieros, todos Profesores de la Facultad de Ingeniería (UNSJ), investigadores del LED&T y participantes directos del proyecto CHALÚ-X:

Nombre	Rol en CHALÚ-X	Especialidad
Dr. Ing. Martín A. Guzzo	<i>Director del proyecto</i>	Arquitecturas FPGA/SoC, sistemas digitales de alta velocidad, comunicaciones satelitales, estimación de canal LDPC
Dr. Ing. Gabriel E. Cañadas	<i>Asesor — PCB y SoC</i>	Diseño de hardware, sistemas inalámbricos, integración de sensores, validación de prototipos electrónicos
Dr. Ing. Eugenio C. Orosco	<i>Asesor — firmware</i>	Sistemas embebidos, procesamiento de señales, firmware de microcontroladores, supervisión de hardware

Tres referentes con distintas especialidades en la misma sala: si te trabás en síntesis FPGA, en el driver del AD9364 o en el firmware del supervisor de hardware, hay alguien para consultarle.

¿Sobre qué vas a trabajar?

La arquitectura de CHALÚ-X tiene dos planos de procesamiento sobre el mismo SoC Zynq XC7Z020 (AMD-Xilinx). Hay una posición para cada plano — y las dos trabajan juntas:

POSICIÓN A — Lógica Programable (PL)	POSICIÓN B — Sistema de Procesamiento (PS)
<p>Cadena DVB-S2 en FPGA</p> <ul style="list-style-type: none"> ○ Implementación LDPC/BCH Short Frame (16.200 bits) en Vivado / Vitis HLS ○ Modulador QPSK/8PSK con interfaz LVDS al AD9364 ○ Estimador de calidad de canal por N_{iter} (contribución original del proyecto) ○ Verificación BER vs E_b/N_0 con ADALM-Pluto como canal de prueba ○ Integración AXI4 con el PS para control de modos ACM 	<p>Stack de software sobre ARM Linux</p> <ul style="list-style-type: none"> ○ PetaLinux / Yocto sobre ARM Cortex-A9 ○ Stack CSP (CubeSat Space Protocol) con libcsp sobre CAN y Ethernet GbE ○ Driver IIO para control del AD9364 (frecuencia, ganancia, filtros) ○ Lógica de decisión ACM: lectura de N_{iter} desde PL, selección de modo, comando por UHF ○ Integración con MSP430 (supervisor de hardware) vía UART/CSP
<p>Perfil ideal: FPGA/HDL (VHDL o Verilog), DSP, codificación de canal. Se valorará experiencia con Vivado, HLS o GNU Radio.</p>	<p>Perfil ideal: Linux embebido, C/C++, protocolos de comunicación. Se valorará experiencia con PetaLinux, libcsp o drivers Linux.</p>

Ambas posiciones trabajan sobre el mismo hardware de vuelo. El punto de encuentro es la interfaz AXI4 — integración real entre pares, no trabajo aislado.

Las herramientas que vas a usar

- **Diseño FPGA:** AMD-Xilinx Vivado / Vitis / Vitis HLS — licencias universitarias disponibles en el laboratorio
- **SDR de alto rendimiento:** 2× AMD-Xilinx RFSoc 4x2 (RF System-on-Chip, ADC/DAC a 4 GSPS)
- **SDR portátil:** 2× ADALM-Pluto (AD9363, 325 MHz – 3.8 GHz) para prototipado rápido de algoritmos
- **Software SDR:** GNU Radio 3.10 + gr-dvbs2rx + gr-iio sobre Linux
- **Software embebido:** PetaLinux / Yocto, libcsp, drivers IIO (Analog Devices)
- **Instrumentación RF:** Analizadores de espectro Aaronia (9 GHz) y OWON (3 GHz), medidores de ROE, antenas log-periódicas
- **Prototipado:** Laboratorio completo SMD: soldadura BGA, microscopio-cámara, fuentes programables, osciloscopios
- **Gestión del proyecto:** GitHub (repos privados) + documentación ECSS-style (MRD, ICD, DDD) — cultura de proyecto espacial real

¿Qué ganás con esta estadía?

- Experiencia en un proyecto satelital real — no simulado, no académico abstracto. Hardware que va a volar.
- Dominio del flujo completo PS+PL sobre Zynq con Vivado/Vitis: una de las skills más demandadas en industria aeroespacial, defensa y telecomunicaciones.

- Trabajo con estándares internacionales: DVB-S2, CubeSat Space Protocol (CSP), normativa ECSS.
- Coautoría potencial en publicación científica: el estimador N_{iter} es contribución original aplicada por primera vez a un contexto LEO CubeSat.
- Red interinstitucional real: UNSJ + IAR/CONICET + CONAE.
- Estipendio mensual de \$3.600.000 + cobertura de traslado + seguro de accidentes cubierto por la institución.

Un plus académico: incorporación formal al PDTS CHALÚ-X

Este llamado está enmarcado en la Beca Fundación Williams — Programa CIENCIA 2026 — INTERCAMBIO LABS.

Adicionalmente, conforme a la **Ordenanza 016/15-CS del Consejo Superior de la UNSJ** (Reglamento de PDTS, Art. 7°), los becarios seleccionados serán incorporados formalmente al **Grupo de Apoyo del proyecto CHALÚ-X** como Becarios Externos con lugar de trabajo en la UNSJ.

Esto significa que la estadía queda registrada institucionalmente como participación en un PDTS del sistema nacional MINCyT/CONICET — un antecedente con peso real en cualquier evaluación académica o de carrera investigadora.

Y además... ¡vas a conocer San Juan!

El laboratorio está en el centro de la Ciudad Capital de San Juan — todo a mano, sin necesidad de movilizarte al extrarradio. Ciudad tranquila, segura y con excelente relación calidad-precio: el estipendio de la beca cubre muy bien el día a día.

- **Clima y verano:** Más de 300 días de sol al año con clima seco. En los meses de calor, la cultura de piletas es el centro de la vida social — la mejor forma de descomprimir entre sesiones de síntesis FPGA.
- **Capital Nacional del Ciclismo:** El ciclismo no es solo un deporte en San Juan: es identidad. Se respira en cada calle y en cada pedal de sus campeones mundiales.
- **Tierra de autódromos:** Dos circuitos de nivel internacional: el mítico Autódromo El Zonda y el moderno Autódromo San Juan Villicum, sede del Turismo Carretera y del World Superbike.
- **Cuesta del Viento:** A unas 2 horas de la capital, el embalse Cuesta del Viento es uno de los spots mundiales de kitesurf y windsurf. Viento garantizado, paisaje de quebrada, adrenalina asegurada.
- **Ischigualasto — Valle de la Luna:** Patrimonio de la Humanidad UNESCO, a unas 4 horas de la capital. Paisajes lunares, dinosaurios y silencio absoluto. Escapada de fin de semana obligatoria.
- **Vinos de altura:** San Juan es la cuna del mejor Syrah argentino. Bodegas boutique en plena precordillera, degustaciones con vista a la montaña.
- **Termas de Pismanta:** A unas 3 horas cruzando la precordillera — el cierre perfecto para una semana de trabajo intenso.

Venir a San Juan es hacer ingeniería satelital con vista a los Andes. Las sintetizaciones de FPGA salen mejor así.

¿Cómo postularse?

PASO 1 — Contacto previo con el laboratorio (antes del 5 de mayo)

Enviá a m.guzzo@unsj.edu.ar los siguientes elementos:

- CV académico (máximo 3 páginas) — enfatizando experiencia técnica relevante (FPGA, SDR, Linux embebido, comunicaciones)
- Breve propuesta o nota de interés (1 página) indicando: posición de preferencia (PL o PS), período disponible y motivación

Con esa información coordinamos la **Carta de Invitación** que necesitás para completar la postulación oficial ante la Fundación Williams.

PASO 2 — Postulación oficial ante la Fundación Williams

Con la Carta de Invitación en mano, completá el formulario oficial:

- Formulario: <https://www.surveymonkey.com/r/becasparaestadias>
- Bases: <https://fundacionwilliams.org.ar/becas-para-estadias-de-investigacion-en-el-pais-2026/>
- **Cierre: lunes 11 de mayo de 2026, 17:00 hs**

Contacto: **Dr. Ing. Martín A. Guzzo** — m.guzzo@unsj.edu.ar

Profesor Titular de Sistemas Digitales / Director PDS CHALÚ-X / LED&T — FI — UNSJ