Perfil abierto
Posicion A - Logica programable (PL)
Cadena DVB-S2 en FPGA con enfasis en codificacion de canal, modulacion e integracion AXI4.
Ideal para perfiles FPGA/HDL, DSP y comunicaciones digitales.
- Implementacion LDPC/BCH Short Frame (16.200 bits) en Vivado o Vitis HLS
- Modulador QPSK/8PSK con interfaz LVDS al AD9364
- Estimador de calidad de canal por N_iter
- Verificacion BER vs Eb/N0 con ADALM-Pluto
- Integracion AXI4 con el PS para control ACM